快速的规格
Ansys Exalto后lvs RLCk提取使IC设计人员能够准确地预测电磁和衬底耦合效应，以便在以前“太大而无法分析”的电路上进行终止。所提取的模型被反向注释到原理图或网络列表中，并支持所有电路模拟器。
RLCk提取
电、磁和衬底串扰的寄生模型提取
Ansys Exalto是一个后lvs RLCk提取软件解决方案，使IC设计人员能够通过提取集总单元寄生并生成精确的电、磁和衬底耦合模型，准确地捕获设计层次结构中不同块之间的未知串扰。Exalto接口与大多数LVS工具，并可以补充您选择的RC提取工具。
-
非常复杂的布局能力
-
与LVS工具的接口
-
结果与数字LPE相结合
-
点击交互界面
-
电磁耦合模型 -
电源和信号电迁移 -
包括衬底耦合 -
补充RC提取器
-
与LVS的接口 -
反向注释到Netlist -
跨层次耦合 -
假定场景
-
极其紧凑的模型 -
s参数和RLCk模型
优化高速串行链路串扰
英伟达应用Ansys Raptor EM分析降低硅上高速串行链路的风险
以前“太大而无法分析”的大型复杂电路现在可以通过Exalto的硅器件高速和高容量EM建模实现。
射频和高速电路在现代硅系统中的激增已经将电磁耦合提升到一阶效应，必须精确建模才能可靠地实现硅系统的成功。但是，生成适合于电磁耦合分析的精确寄生模型远比传统的RC提取复杂。这些EM模型的尺寸对模拟器提出了挑战。
Exalto前所未有的能力使您能够轻松分析极其复杂的布局。其独特的网表缩减方法使输出网表非常紧凑，减轻了任何模拟问题。这使得彻底分析复杂的电磁相互作用成为可能，这些相互作用以前是通过昂贵的过度设计和防护来避免的。其结果是一个更小、更便宜、性能更可靠的设计。
Exalto通过补充常规的提取工具和与所有LVS工具的无缝接口来增强现有的设计流程。
硅上电、磁和衬底串扰的寄生模型提取
Ansys Exalto通过提取集总单元寄生，并生成电、磁和衬底耦合的精确模型，捕获网络和分层块之间的未知串扰。Exalto可以在不同层次层次之间建模串扰，并在不更改原理图的情况下运行多个“假设”场景。敏感射频电路内的复杂耦合与大型数字总线/控制信号容易捕获使用“点-点击”界面。一个独特的网表缩减方法减少输出网表超过90%。Exalto与所有LVS工具进行接口，并使用s参数和RLCk寄生对RC提取器进行补充，这些参数和RLCk寄生可用于部分或完整的设计。
关键特性
为大型复杂硅电路提取集总单元寄生并生成精确的电、磁和衬底耦合模型
- 高容量、高速度
- 补充RC提取器
- 高度紧凑的模型
- 跨层次的耦合
- 与LVS的接口
- 交互式图形界面
生成适用于交流、谐波平衡和SP分析的无源、因果、高度紧凑的RLCk网络列表模型，以及适用于瞬态、拍摄和噪声分析的无源、因果、精确的s参数模型。SPICE格式的RLCk网表总是可以模拟的。
Ansys Exalto可以提取覆盖电感与底层器件之间的完整分析电容耦合。它利用现有的电容器和晶体管晶圆厂特征的器件内模型，然后将总耦合电容集中到器件终端。Exalto有能力和速度提取全电容耦合，甚至为成千上万的设备。
Ansys Exalto是用Ansys的建模引擎构建的——业内最快的电磁引擎。这意味着电磁提取600 um X 400 um，密集，7金属层电网需要几分钟;功率放大器中所有螺旋线与关键数字线之间的耦合模型需要几秒钟。
一个独特的网络列表缩减方法使得输出网络列表非常紧凑，与本机网络列表相比，元素和节点减少了90%以上。传统的RC提取器增加了高频(Lk)选项，由于输出网络列表太大而无法模拟，因此遇到了容量瓶颈。
使用不同的关键网络集运行多个“假设”场景，而不涉及您的测试台原理图。
Ansys Exalto与第三方LVS工具无缝对接。输出可以自动与第三方LPE工具的输出相结合。Exalto还支持“提取视图”和“提取网络列表”。
Erfahren Sie, wie Ansys Ihnen helfen kann
Erfahren Sie, wie Ansys Ihnen helfen kann
联系我们
Kontaktieren Sie un heute
