快速的规格
Ansys Exalto后lvs RLCk提取使IC设计人员能够准确预测电磁和衬底耦合效应，从而消除以前“太大而无法分析”的电路信号。提取的模型被反向注释到原理图或网表，并支持所有电路模拟器。
Ansys Exalto: EM-aware寄生提取签字
Ansys Exalto是一款功能强大的后lvs RLCk提取软件解决方案，使IC设计工程师能够在签字阶段准确预测电磁耦合效应。
RLCk提取
电、磁和基板串扰的寄生模型提取
Ansys Exalto是后lvs RLCk提取软件解决方案，使IC设计人员能够通过提取集总元素寄生并生成准确的电、磁和基板耦合模型，准确捕获设计层次中不同模块之间的未知串扰。Exalto与大多数LVS工具接口，可以补充您选择的RC提取工具。
-
非常复杂布局的能力
-
与LVS工具的接口
-
结果结合数字LPE
-
点击式交互界面
-
电磁耦合模型 -
电源和信号电迁移 -
包括衬底耦合 -
补充RC提取器
-
与LVS的接口 -
对Netlist进行反向注释 -
跨层次的耦合 -
假定场景
-
极其紧凑的模型 -
s参数和RLCk模型
优化高速串行链路的串扰
Nvidia应用Ansys Raptor EM分析来降低硅上高速串行链路的风险
以前“太大而无法分析”的大型复杂电路现在可以通过Exalto的硅器件高速高容量EM建模来实现。
射频和高速电路在现代硅系统中的扩散已经将电磁耦合提高到一阶效应，必须精确建模才能可靠地实现硅的成功。但是生成适合于电磁耦合分析的精确寄生模型要比传统的RC提取复杂得多。这些电磁模型的大小对模拟器提出了挑战。
Exalto前所未有的能力使您能够轻松分析极其复杂的布局。其独特的网表缩减方法使输出网表非常紧凑，减轻了任何模拟问题。这使得彻底分析复杂的电磁相互作用成为可能，而这些相互作用以前是通过昂贵的过度设计和保护来避免的。结果是一个更小、更便宜的设计，具有更可靠的性能特征。
Exalto通过补充常规提取工具和与所有LVS工具的无缝接口，增强了现有的设计流程。
硅上电、磁和衬底串扰的寄生模型提取
Ansys Exalto通过提取集总元素寄生并生成电、磁和基板耦合的精确模型，捕获网络和分层块之间的未知串扰。Exalto可以对不同层次之间的串扰进行建模，并在不更改原理图的情况下运行多个“假设”场景。使用“点击”接口可以轻松捕获具有大型数字总线/控制信号的敏感RF电路中的复杂耦合。一个独特的网表减少方法减少输出网表超过90%。Exalto与所有LVS工具接口，并补充了带有s参数和RLCk寄生的RC提取器，这些参数和RLCk寄生可用于部分或完整设计的反向注释。
关键特性
为大型复杂硅电路提取集总元件寄生并生成精确的电、磁和衬底耦合模型
- 高容量和速度
- 补充RC提取器
- 高度紧凑的模型
- 跨层次的耦合
- 与LVS的接口
- 交互式图形界面
生成适用于交流、谐波平衡和SP分析的无源、因果直流精确s参数模型，以及适用于瞬态、射击和噪声分析的无源、因果、高度紧凑的RLCk网表模型。SPICE格式的RLCk网络列表总是可以模拟的。
Ansys Exalto可以提取覆盖电感与底层器件之间的完整分析电容耦合。它利用现有的代工厂特征的电容器和晶体管器件内模型，然后将总耦合电容仅集中到器件端子上。Exalto具有容量和速度，甚至可以为数千个设备提取全电容耦合。
Ansys Exalto是建立与Ansys的建模引擎-在业界最快的电磁引擎。这意味着600 μ m X 400 μ m，密集的7金属层电网的EM提取需要几分钟;功率放大器中所有螺旋线与关键数字线之间的耦合模型只需几秒钟。
独特的网表缩减方法使输出网表非常紧凑，与本地网表相比，元素和节点减少了90%以上。带有高频(Lk)选项的传统RC提取器会遇到容量瓶颈，因为输出网络列表太大而无法模拟。
使用不同的关键网络集运行多个“假设”场景，而无需触及测试台架原理图。
Ansys Exalto与第三方LVS工具无缝对接。输出可与第三方LPE工具的输出自动组合。Exalto还支持“提取视图”和“提取网络列表”。
Ansys软件可访问
对于Ansys来说，所有用户，包括残疾人，都能访问我们的产品是至关重要的。因此，我们努力遵循基于美国访问委员会(Section 508)、Web内容可访问性指南(WCAG)和自愿产品可访问性模板(VPAT)当前格式的可访问性要求。
看看Ansys能为您做些什么
看看Ansys能为您做些什么
联系我们
立即联系我们
