快速的规格
Ansys Clock FX在设计中自动识别和模拟所有时钟路径，可以考虑跨多个进程、电压、温度角和场景的每个路径中时钟抖动的所有关键因素。
时钟抖动分析
动态电压降和变化感知时钟抖动分析
Ansys Clock FX允许您在一个完整的SoC上计算时钟抖动，而不需要任何捷径。其独特的单元建模提供SPICE精确定时任何电压或变化条件与单一库。Clock FX拥有一个全线程和分布式架构，能够扩展到数千个cpu。
-
现有DvD签收流程的附加程序
-
Ansys红鹰sc原生DvD切换
-
时钟网处理
-
模拟整个时钟
-
用红鹰sc进行时钟抖动分析
-
在时钟路径上模拟延迟和时钟抖动 -
分析动态电压降对时钟抖动的影响 -
创建晶体管级SPICE模型 -
分析多角、多场景应用
-
执行非高斯超低频时钟抖动分析 -
模拟整个时钟树 -
获得SPICE-accurate Jitter Results -
可视化全波形传播
-
利用多线程和分布式架构 -
模拟时钟网格 -
接收详细的抖动报告包括各种抖动类型 -
分析所有高级节点
高速和spice精确的时钟抖动分析电压，温度和过程变化
Ansys Clock FX是现有签到流的一个附加组件，其性能需要评估SoC中的所有时钟路径，即使是最大的设计上的时钟抖动。
Clock FX的基于时钟路径的延迟和抖动定时可以自动识别和模拟您的设计中的每个时钟路径。它涵盖了所有跨多个进程、电压、温度角和场景的时钟抖动的关键贡献者。Clock FX利用SPICE晶体管模型创建一个单一的库描述，使用全波形传播来提供SPICE准确性，并正确分析所有变异性的影响，没有捷径。
关键特性
采用独特的电压、温度和过程可变性感知单元建模的高容量spice级定时:
- 精确的时钟抖动动态电压降
- 所有电压的单个库
- 分别在VDD和VSS上制作DvD
- 全面的时钟树覆盖
- 对现有DvD签收流的附加程序
- 容易理解的抖动报告
Ansys Clock FX利用RedHawk-SC产生的时钟网络上的动态电压降，以spice级的精度计算时钟抖动。Clock FX用于精确的多电压分析，并模拟电源变化对时钟路径的延迟影响。
Ansys Clock FX使用标准单元模型或晶体管级SPICE模型自动识别和模拟设计中的所有时钟路径。它的全波形传播提供了在超低电压和先进工艺下获得可靠结果所需的准确性。
Ansys Clock FX处理晶体管水平的影响，如电压下降和地面反弹分别。这使得在极低的电压下，在边际极薄和变异性非常严重的情况下，可以实现精确的计时。
Ansys Clock FX利用SPICE晶体管模型和全波形传播，为先进工艺提供在超低电压下获得可靠结果所需的准确性。米勒电容和其他影响被正确处理，没有捷径。
Ansys Clock FX是螺纹和分布式的，与蒙特卡洛SPICE相比，大大减少周转时间和内存需求。
Ansys Clock FX与Ansys签收功率分析工具RedHawk-SC紧密集成，获得用于仿真的动态电压降。它生成一组丰富的jitter报告，涵盖各种jitter类型。
看看Ansys能为你做什么
看看Ansys能为你做什么
联系我们
今天联系我们
