快速的规格
Ansys Clock FX自动识别和模拟一个设计中的所有时钟路径，并可以解释跨多个过程、电压、温度角和场景的每个路径中对时钟抖动的所有关键贡献者。
时钟抖动分析
动态电压降和变化感知时钟抖动分析
Ansys Clock FX允许您计算时钟抖动与全SoC的变化，而不采取任何捷径。其独特的单元建模提供SPICE精确计时任何电压或变化条件与单一库。Clock FX具有完全线程化和分布式的体系结构，能够扩展到数千个cpu。
-
添加到现有的DvD签售流程
-
来自Ansys RedHawk-SC的原生DvD切换
-
时钟网处理
-
模拟整个时钟
-
基于RedHawk-SC的时钟抖动分析
-
模拟时钟路径上的延迟和时钟抖动 -
分析动态电压降对时钟抖动的影响 -
创建晶体管级SPICE模型 -
多角多场景应用分析
-
执行非高斯ULV时钟抖动分析 -
模拟整个时钟树 -
获得SPICE-accurate Jitter结果 -
可视化全波形传播
-
利用多线程和分布式架构的优势 -
模拟时钟网格 -
接收包含各种抖动类型的详细抖动报告 -
分析所有高级节点
高速和spice精确的时钟抖动分析与电压，温度和过程的变化
Ansys Clock FX是现有签名流的一个附加组件，即使是最大的设计，也需要评估SoC中所有时钟路径的时钟抖动的性能。
Clock FX的基于时钟路径的延迟和抖动定时可以自动识别和模拟设计中的每个时钟路径。它涵盖了所有跨越多个进程、电压、温度角和场景的时钟抖动的关键贡献者。Clock FX利用SPICE晶体管模型来创建单个库特性，使用全波形传播来提供SPICE精度，并正确分析所有的可变性效应，没有捷径。
关键特性
使用独特的电压、温度和过程可变性感知单元建模的高容量spice级定时:
- 精确的时钟抖动与动态电压降
- 所有电压的单一库
- 分别在VDD和VSS上建模DvD
- 全面的时钟树覆盖
- 添加到现有的DvD签名流
- 容易理解的抖动报告
Ansys Clock FX挖掘由RedHawk-SC产生的时钟网络上的动态电压降，以spice级别的精度计算时钟抖动。时钟FX用于精确的多电压分析，并模拟电源变化对时钟路径的延迟影响。
Ansys Clock FX使用标准单元模型或晶体管级SPICE模型自动识别和模拟设计中的所有时钟路径。它的全波形传播提供了在超低电压和先进工艺下获得可靠结果所需的精度。
Ansys Clock FX处理晶体管电平效应，如电压下降和地面反弹分别。这使得在超低电压下的精确计时成为可能。
Ansys Clock FX利用SPICE晶体管模型和全波形传播提供所需的精度，以在超低电压下为高级工艺获得可靠的结果。米勒电容和其他效果被正确处理，没有捷径。
与Monte Carlo SPICE相比，Ansys Clock FX是线程化和分布式的，大大减少了周转时间和内存需求。
Ansys Clock FX与Ansys签收电源分析工具RedHawk-SC紧密集成，获取动态电压降进行仿真。它生成一组丰富的抖动报告，涵盖各种抖动类型。
查看Ansys的服務與產品
查看Ansys的服務與產品
联系我们
立即聯絡我們
