加快5G网络基础设施设计

Teddy Lee，美国圣何塞eSilicon公司的信号和电源完整性架构师

随着世界变得更加互联和数字化，对更多数据和更高速度的需求是显而易见的。全球互联网流量的增长，以及云和数据中心的去中心化，推动了有线和无线网络对5G网络基础设施的支持。5G技术有望实现1000倍的流量、10倍的速度和10倍的吞吐量。这些系统非常复杂，突破了硅和制造技术的界限。eSilicon在设计和验证方法中使用Ansys的芯片封装系统建模和仿真软件，以及时性和准确性服务于不断发展的市场。

eSilicon的设计成本高达数千万美元，而且会导致进度延迟和错失市场机会，因此eSilicon依赖于Ansys的芯片封装系统(CPS)建模和仿真软件。”

eSilicon高度可配置的finfet级7nm IP平台包括应用程序优化的处理器核心和集成在硅中间层上的大量高带宽内存(HBM)堆栈，内置于复杂的2.5D封装中。

当在技术前沿进行设计时，公司要求系统的整体性能，而不仅仅是芯片按规格工作。eSilicon通过先进的专用集成电路(ASIC)和知识产权(IP)满足了5G基础设施、网络、高性能计算和人工智能市场中一级系统原始设备制造商(oem)的这些需求。eSilicon提供FinFET asic，集成了eSilicon开发的14nm和7nm先进IP以及领先的2.5D封装。这使得公司能够提供更低功耗、更高带宽和更灵活的产品，满足客户的计算性能和系统可靠性要求。作为高级IP的开发者和用户，eSilicon可以提供更可预测和更健壮的设计。

与较小的半导体技术节点、更高的密度和更紧的利润率相关的复杂性，确实增加了在设计阶段或产品上市一段时间后系统故障的风险。eSilicon的设计成本高达数千万美元，而且反复生产会导致进度延迟和错失市场机会，eSilicon依赖于Ansys的芯片封装系统(CPS)建模和仿真软件，包括Ansys SIwave，红鹰，基于和CMA，测试和验证他们的设计之前，带出。Ansys软件在非常详细的水平上对芯片、封装、基板和系统的每个组件进行建模，并提供一个环境，将每个组件无缝集成到单个仿真中。尽早从前到后验证整个系统对公司的成功至关重要。集成了所有部件(芯片、内存、基板、封装)并确保ASIC能够独立工作，以及在整个系统的背景下与其他不确定性工作，从而降低风险并缩短上市时间的设计方法。

硅工程师与他们的客户密切合作，以管理他们的设计和接口的复杂性。他们非常关注信号完整性(SI)和功率完整性(PI)在整个芯片、封装基板、封装和系统中的影响。与Ansys合作，他们开发了CPS SI/PI建模和分析流程，对系统中从模具到封装到板的每个组件进行详细建模，并将所有这些组件一起模拟，以更好地了解每个组件对其他组件的影响。

验证信号完整性

一旦衬底和硅插入体的初始布局可用，硅工程师就会使用Ansys HFSS和Ansys SIwave提取复杂的3D结构，生成s参数模型，用于高速网络的插入损耗、返回损耗和串扰性能分析。将无源元件的频率响应与封装规范进行了比较。任何违规或边际不足都会导致设计更改，并进行额外的提取和分析迭代，直到满足需求。对于2.5D封装设计，eSilicon工程师将衬底和中间体s参数模型连接起来，以创建最终的封装模型。该模型交付给客户用于IBIS-AMI信道分析，以验证发射机和接收机的时域性能。

封装衬底的BGA区域的反垫被放大并差分桥接以降低电容和升压阻抗。

封装衬底中无源互连的材料特性和几何尺寸会影响最终的s参数性能。对于2D设计，有许多场求解器可以计算阻抗和SI性能，但由eSilicon工程师设计的2.5D包需要Ansys HFSS，这是一种用于高频SerDes设计的真正3D场求解器。在具有密集几何形状的封装或插入体中，附近的结构会对信号性能产生重大影响，特别是在高频时。

直流电源完整性校验

为了保证直流电源的完整性，硅工程师模拟直流压降从板上的稳压模块(VRM)通过走线到封装衬底和硅插入器。他们使用Ansys SIwave提取这些组件，并将它们组合成一个系统模型。他们还使用SIwave运行直流模拟，以进行IR/压降、电流和功率密度验证。如果发现任何瓶颈或违规，工程师会进行另一次迭代，以改善配电网络。通过使用具有高精度、快速吞吐量和无缝集成的Ansys工具，工程师能够改进他们的设计，并对设计调整进行快速假设分析。

对于可靠的PI分析来说，准确地查看电路板到模具的功率路由，并在每个级别上进行详细的寄生提取。当工程师假设系统板上有一个理想的稳压模块(VRM)时，仿真结果可能与实际性能显著背离，因为局部电流可能超过电压源的平均电流。因此，重要的是定义VRM的确切位置并提取驱动包的真实跟踪。通过使用SIwave，工程师能够对从VRM到模具端口的配电网络进行细粒度分析。

交流电源完整性校验

控制模具产生的噪声对系统的影响是设计成功的关键。要全面了解电源完整性，重要的是要了解功率是如何通过硅中间体、封装衬底和板传输的。硅工程师采用CPS方法，从模具开始，通过插入体、封装基板和PCB对每个组件进行提取和建模。然后他们在频域和时域模拟整个系统。工程师使用Ansys RedHawk对模具和插片进行建模，Ansys SIwave对封装和PCB进行分析，Ansys CMA进行仿真。以精细粒度精度验证整个系统的挑战之一是，从VRM到芯片的组件的频率范围不断变化。

电压图的3D模型显示了从VRM到封装的模拟电压梯度，帮助硅工程师定位电压下降发生的位置，例如PCB上的过孔、BGA下面的瑞士奶酪平面和封装层。

模拟了从封装到芯片接口，从BGA球通过衬底孔，最后到C4接口的走线的电压梯度。由于封装中的配电网络比PCB更小、更密集，因此在封装设计中显著提高红外降的机会较少。

Ansys CMA在芯片、封装和电路板的宽频谱上对全功率传输网络电流剖面进行建模。它可以模拟芯片、封装和电路板边界中的大电流瞬态(持续时间从几纳秒到毫秒不等)，从而导致灾难性的全球轨道电压崩溃。

交流电源完整性分析的目标是通过优化阻抗来保证可接受的暂态电源噪声。如果电源噪声过高或其裕度过低，工程师将循环回到频域进行更多的decap优化，甚至进一步回到布局。通过在设计阶段的早期执行分析，硅工程师能够优化性能，而不是简单地验证它。

频域自阻抗和电容优化N

作为频域分析的一部分，硅工程师观察来自模具的自阻抗及其对系统中每个组件的影响。他们需要确定是否需要任何封装级电容器来降低封装上的系统级谐振。他们使用Ansys SIwave计算目标阻抗，并通过添加不同的电容值和数量来调和谐振频率。

时域仿真

一旦在频域优化了decaps，硅工程师就会执行时域仿真来分析芯片上的电源噪声。他们使用Ansys RedHawk来生成当前剖面，并提取模具电力输送网络的电气模型。RedHawk主要是一种模具级工具，因此模拟产生具有高频数据的电流剖面，但只持续非常短的时间。然而，在系统级分析中，较低的带宽需要较长的时间。扩展电流剖面并不像重复波形那么简单，因为电流调制用于激发特定的谐振频率或建模一些功能模式，如TCAM内存访问。Ansys CMA允许硅工程师调制电流剖面到任何包络和输出频域阻抗，以及任何时域瞬态噪声。此外，Ansys CMA自动连接模具、中间体和封装之间的复杂接口，节省了大量的手工工作，降低了错误的风险。

观察在封装水平上增加更多1uf电容器的效果。量的增加表明平行共振时阻抗降低。一旦达到目标阻抗，进一步优化集中在电容器值和数量混合的有效性。

一旦扩展和调制电流刺激可用，硅工程师使用Ansys CMA进行时域模拟，分析整个配电网络。他们将模拟结果与允许的噪声规范进行比较，以查看是否有任何违规。如果需要额外的裕度，工程师将返回频域模拟，通过改变模具、封装或板上的电容来进一步优化设计;他们甚至可能在设计过程中进一步回溯，以优化配电网的布局。

eSilicon服务于一级系统oem，其挑战不仅仅是低功耗、高性能和小尺寸。他们关心的是寿命性能，热和机械可靠性，以及与固件和软件的集成。由于将这种规模的项目推向市场所涉及的复杂性，使用Ansys的工具套件围绕CPS流程设计和验证方法有助于eSilicon加快盈利时间。

参考文献

• 多模封装与热叠加建模，(12/19/2018)