ANSYS PATHFINDER-SC
静电放电（ESD）仿真软件

ANSYS PATHFINDER-SC模拟人体模型（HBM）和带电设备模型（CDM）ESD事件，通过通过功率/地面网络传播ZAP电流以识别布局瓶颈。它将电流注入到任何PAD和互连途径中，以识别无法处理高ESD电流的销钉夹杆路径。

ANSYS PATHFINDER-SC使用香料模型和Picsecond分辨率的TLP曲线的瞬态模拟提供了与硅相关的精度，这有助于最大程度地降低您的设计风险。带有Snap-back的夹具通常在香料中存在融合问题。但是Pathfinder-SC的仿真引擎是定制的，可以处理快照，并准确地造成ESD设备触发。Pathfinder的结果与多个铸造厂和客户与硅相关。

ANSYS PATHFINDER-SC确定了可能导致ESD失败的布局问题和连通性失衡。示例包括未连接到ESD夹具的颠簸，或未连接到电源/地面的夹具。通过遍历芯片上任何两个相关点之间的每个传导途径，Pathfinder-SC可以验证连接性稳健性，并检查针对铸造厂或用户指定限制的电气特性。通行证报告可以交叉浏览到布局。

ANSYS PATHFINDER-SC’s integrated data modeling, extraction and simulation engine offers a streamlined, single-pass ESD use model — setting up ESD rules, performing extraction and ESD simulations, analyzing root causes, and providing fix and optimization feedback — within a single-tool environment. It uses industry-standard data formats (GDS, DEF) and offers considerable flexibility in specifying rules and parameters to be checked.

ANSYS PATHFINDER-SC检查IP和大型SOC的ESD完整性，并具有超过1亿个实例。它处理数百个功率/接地/信号网，并在单个模拟中执行电阻和电流密度检查。全芯片ESD模拟可以在几个小时到一天的时间内完成，具体取决于尺寸。Pathfinder-SC建立在弹性计算，云本地基础架构上，以处理超大设计。

至关重要的是要在标准单元格，IP级别和全芯片水平上识别高电流热点，以避免可靠性问题。Pathfinder-SC的内置建模功能基于CHIP ESD紧凑型模型（CECM），该模型可在从标准单元到全芯片上进行任何级别的详细ESD分析。CECM包括PG型号，夹具设备和可选电流签名。这种准确的建模满足了任何设计的最高可靠性需求。

ANSYS PATHFINDER-SC建立在海景大数据分析平台上，该平台是为1,000个CPU内核的云执行而设计的，具有接近线性的可伸缩性且容量极高，每个核心的内存较低。